ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN – ĐIỆN TỬ

BỘ MÔN ĐIỆN TỬ

----------o0o----------

THỰC TẬP NGOÀI TRƯỜNG

THIẾT KẾ TRANSIMTTER DRIVER MATCHING IMPEDANCE @ 5GBPS

GVHD: ThS Phan Võ Kim Anh

SVTH: Hà Lê Ngọc Hưng

MSSV: 2211358

TP. HỒ CHÍ MINH, THÁNG 8 NĂM 2025

LỜI CẢM ƠN

Với lòng kính trọng và biết ơn sâu sắc nhất, em xin gửi lời cảm ơn chân thành đến quý Thầy hướng dẫn của em - Tiến Sĩ Trần Hoàng Linh. Trong thời gian qua, nhờ sự giúp đỡ và hướng dẫn nhiệt tình của thầy và sự giúp đỡ của anh Đỗ Huy Khang em đã có những kinh nghiệm quý báu và bổ ích. Những lời nhận xét, động viên và khích lệ tinh thần là động lực để em cố gắng hoàn thành tốt nhất đồ án môn học này.

Một lần nữa, em xin chân thành cảm ơn tất cả!

Tp. Hồ Chí Minh, ngày 27 tháng 5 năm 2025 .

Sinh viên

TÓM TẮT ĐỒ ÁN

Đồ án này trình bày về cách thiết kế bộ Transmitter Driver hoạt động tốc độ 5Gb/s với mục tiêu là phối hợp trở kháng ngõ phù hợp với kênh truyền trong các điều kiện thay đổi về PVT khác nhau , có thể thay đổi bằng cách điều khiển 3 bit tín hiệu từ bên ngoài.

MỤC LỤC

1. GIỚI THIỆU 1
1.1 Tổng quan 1
1.2 Nhiệm vụ đề tài 1
2. LÝ THUYẾT 2
2.1.1 Phần mềm dùng để thực hiện đề tài 2
2.1.2 Công nghệ sử dụng trong đề tài 2
2.2 Cơ sở lý thuyết 4
2.2.1 Phối hợp trở kháng cho đường truyền dữ liệu cho ngõ ra đơn 4
2.2.2 Đặc tính của điều chế kênh tín hiệu theo kiểu NRZ 6
2.2.3 Đặc tính của CMOS khi hoạt động 6
3. THIẾT KẾ VÀ THỰC HIỆN PHẦN CỨNG 8
3.1 Phân tích thiết kế 8
3.2 Thiết kế và tính toán kích thước các transistor 12
4. THỰC HIỆN PHẦN MỀM 14
5. KẾT QUẢ THỰC HIỆN 17
Khảo sát đáp ứng transient của mạch với nguồn Vprbs 22
6. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 26
6.1 Kết luận 26
6.2 Hướng phát triển 27
7. TÀI LIỆU THAM KHẢO 28
8. PHỤ LỤC 28

DANH SÁCH HÌNH MINH HỌA

Hình 2-1. Logo CADENCE 2

Hình 2-2. Logo TSMC 3

Hình 2-3. Sơ đồ khối tổng quát của hệ thống 4

Hình 2-4 Sơ đồ trở kháng một đầu 5

Hình 2-5 Điều chế NRZ 6

Hình 2-6 Điều khiển MOS on/off theo VGS 7

Hình 3-1. Vị trí của khối trong hệ thống SERDES 8

Hình 3-2 Các cấu trúc SST 9

Hình 3-3. Cấu trúc N-over-N 10

Hình 3-4. Cấu trúc P-over-N với điện trở mắc nối tiếp 11

Hình 3-5. Cấu trúc P-over-N 11

Hình 3-6 Cấu trúc thiết kế 12

Bảng 1. Giá trị của các MOS 14

Hình 4-1 Testbench NMOS 14

Hình 4-2 DCOP của NMOS 15

Hình 4-3 Testbench của PMOS 15

Hình 4-4 DCOP của PMOS 16

Hình 5-1 Sơ đồ hoàn chỉnh một slice cho trở kháng $Ro \approx 600\ \Omega$ 17

Hình 5-2 Testbench đo trở kháng ngõ ra cho 12 slice mắc song song nhau 17

Hình 5-3 Trở kháng R_UP theo các mã code ứng với 9 PVT 18

Hình 5-4. Đồ thi mô tả sự thay đổi trở kháng R_UP theo mã code ứng với 9 PVT 18

Hình 5-5. Trở kháng R_DN theo các mã code ứng với 9 PVT 19

Hình 5-6. Đồ thị mô tả sự thay đổi trở kháng R_DN theo mã code ứng với 9 PVT 19

Hình 5-7 Ảnh hưởng của độ linh độ đến Ron 20

Hình 5-8 Thiết lập mô hình đường dây mô phỏng[1]..... 22

Hình 5-9 Cấu hình đường dây truyền sóng..... 22

Hình 5-10 Cấu hình vprbs 22

Hình 5-11 Schematic đo transient..... 23

Hình 5-12 Các hàm dùng đo trong ADE- XL..... 23

Hình 5-13 Dạng sóng ngõ 23

Hình 5-14 Eye diagram của 9 PVT 25

Hình 5-15 Trise & Tfall 25

Hình 5-16. Xác định DT_L và DT_H..... 26

Bảng 1. Kết quả đo được..... 26

1. GIỚI THIỆU

1.1 Tổng quan

Trong các bộ truyền tín hiệu tốc độ cao (wireline transmitter), việc khớp trở kháng giữa trở kháng đầu ra và trở kháng đặc trưng của kênh là rất quan trọng để giảm thiểu hiện tượng phản xạ gây nhiễu giữa các ký hiệu (intersymbol interference). Bên cạnh đó, tỉ số giữa điện trở kết thúc ở phía truyền (TX termination) và phía nhận (RX termination) quyết định biên độ tín hiệu đầu ra. Tuy nhiên, mạng PD/PU (pull-down/pull-up) có thể thay đổi ± 30% do biến thiên quá trình chế tạo, điện áp và nhiệt độ (PVT). Do đó, để đảm bảo đáp ứng yêu cầu về hiệu năng, trở kháng đầu ra phải được giữ ổn định thông qua mạch hiệu chuẩn tự động. Đề tài đưa ra giải pháp cải thiện điện trở ngõ ra thay qua việc điều khiển các mảng NMOS/PMOS bật/tắt kết hợp thêm một điện trở bên ngoài ngõ ra.

1.2 Nhiệm vụ đề tài

Việc đáp ứng các yêu cầu như vậy là không thể nếu không có hệ thống bù PVT chuyên dụng. Có nhiều giải pháp bù PVT khác nhau, chẳng hạn như những giải pháp sử dụng các phần tử bên ngoài chính xác cao như điện trở. Tuy nhiên, thường thì những giải pháp như vậy không cho phép điều chỉnh độc lập các phần trở kháng pull-up và pull-down. Những giải pháp khác sử dụng một xung clock tham chiếu làm tham số so sánh PVT. Nhưng, một sơ đồ như vậy có một số giới hạn về khả năng áp dụng trong một số hệ thống và cung cấp độ chính xác hiệu chuẩn tương đối thấp. Phương pháp được đề xuất sử dụng một điện trở bên ngoài chính xác. Kiến trúc được đề xuất, như trong hình, cho phép hiệu chuẩn đồng thời kéo lên và kéo xuống, điều này rất quan trọng trong việc giảm thiểu độ lệch thời gian của bộ phát.

2. LÝ THUYẾT

2.1.1 Phần mềm dùng để thực hiện đề tài

Ngành công nghiệp điện tử ngày nay đang phát triển với tốc độ chóng mặt, đòi hỏi các nhà thiết kế vi mạch phải liên tục sáng tạo và đổi mới để đáp ứng nhu cầu ngày càng cao. Trong bối cảnh đó, công cụ Cadence nổi lên như một giải pháp toàn diện, hỗ trợ đắc lực cho các kỹ sư trong quá trình thiết kế và phát triển vi mạch. Cadence là một bộ công cụ tự động hóa thiết kế điện tử (EDA) được phát triển bởi Cadence Design Systems, Inc. Nền tảng này cung cấp một loạt các công cụ mạnh mẽ giúp các nhà thiết kế thực hiện mọi khâu trong quy trình thiết kế vi mạch, từ việc vẽ sơ đồ mạch điện, mô phỏng, tổng hợp, bố trí, cho đến xác minh và kiểm tra.

Hình 2-1. Logo CADENCE

2.1.2 Công nghệ sử dụng trong đề tài

TSMC trở thành xưởng đúc đầu tiên bắt đầu sản xuất sử dụng công nghệ 65nm vào năm 2005 và đạt chứng nhận sản phẩm vào năm sau. Công ty cũng giới thiệu quy trình công suất thấp (LP) 65nm đầu tiên của xưởng đúc để đáp ứng nhu cầu của khách hàng. Sau quy trình LP 65nm, TSMC nhanh chóng giới thiệu một danh mục quy trình rộng bao gồm mục đích chung (GP), tín hiệu hỗn hợp / tần số vô tuyến (MS / RF), bộ nhớ không bay hơi có thể lập trình nhiều thời gian (MNVM), bộ nhớ flash nhúng (eFlash), điện áp cao (HV), quản lý năng lượng (BCD) và các quy trình MEMS. Công nghệ 65 / 55nm nhắm mục tiêu đến một

loạt các ứng dụng, chẳng hạn như thiết bị di động, máy tính, điện tử ô tô, IoT và thiết bị đeo thông minh.

Công nghệ 65/55nm của TSMC là quy trình bán dẫn thế hệ thứ ba của Công ty sử dụng cả kết nối đồng và điện môi low-k. Công nghệ này hỗ trợ mật độ cổng tế bào tiêu chuẩn gấp đôi so với quy trình 90nm của TSMC. Nó cung cấp khả năng tích hợp tốt hơn, cải thiện hiệu suất chip và giảm đáng kể mức tiêu thụ điện năng với công nghệ quản lý năng lượng sáng tạo.

Hình 2-2. Logo TSMC

2.2 Cơ sở lý thuyết

2.2.1 Phối hợp trở kháng cho đường truyền dữ liệu cho ngõ ra đơn



Hình 2-3. Sơ đồ khối tổng quát của hệ thống

Trở kháng là gì?

Ta có thể coi trở kháng là điện trở trong AC. Trở kháng cũng được đo bằng Ωs, giống như Điện trở, nhưng nó rất khác với điện trở. Điện trở Ωs hoạt động trong các đặc tính DC, nhưng trở kháng được sử dụng trong AC, cụ thể là có tần số. Để đảm bảo rằng dấu vết tín hiệu được thiết kế cẩn thận và chất lượng của tín hiệu không bị suy giảm trên các dấu vết, trở kháng cần được kiểm soát cẩn thận vì trở kháng của các dấu vết của các mạch tần số cao thường không được kiểm soát.

Tầm quan trọng của kết hợp trở kháng trong thiết kế tốc độ cao

Về cơ bản, kiểm soát trở kháng đề cập đến sự phù hợp giữa các đặc tính vật liệu chất nền với kích thước và vị trí dấu vết để đảm bảo trở kháng của tín hiệu dấu vết nằm trong

một tỷ lệ phần trăm nhất định của một giá trị cụ thểỞ tần số cao, tín hiệu được theo dõi trên PCB không chỉ là một kết nối mà hoạt động giống như một thành phần. Ngay cả một dấu vết duy nhất cũng có các đặc điểm khác nhau tại các điểm khác nhau.

- Bất cứ khi nào tín hiệu di chuyển xa hơn trong các dấu vết, trở kháng khác nhau tạo ra phản xạ tín hiệu phụ thuộc vào sự khác biệt giữa hai trở kháng không phù hợp. Sự không phù hợp trở kháng lớn hơn tạo ra phản xạ lớn hơn và ảnh hưởng đến tính toàn vẹn của tín hiệu.
- Sự phản xạ của tín hiệu chồng lên tín hiệu thực tế hoặc tín hiệu chính thường bị hiểu lầm bởi ADC tần số cao, mạch xử lý tốc độ cao và không giải mã được tín hiệu thực tế.



Hình 2-4 Sơ đồ trở kháng một đầu

Serial termination: serial termination liên quan đến việc đặt một điện trở kết thúc nối tiếp với đường truyền ở đầu nguồn. Giá trị của điện trở kết thúc được chọn để phù hợp với trở kháng đặc trưng của đường truyền. Sơ đồ này làm giảm hiệu quả phản xạ tín hiệu bằng cách kết thúc đường truyền ở trở kháng đặc trưng của nó, ngăn chặn quá tín hiệu và thiếu tín hiệu ở đầu thu.

Parallel termination: parallel, còn được gọi là kết thúc shunt, liên quan đến việc đặt một điện trở kết thúc song song với trở kháng tải ở đầu thu. Giá trị điện trở kết thúc được chọn để phù hợp với trở kháng đặc trưng của đường truyền. Chấm dứt song song cung cấp một phương pháp thay thế cho việc chấm dứt nối tiếp và đặc biệt hiệu quả trong các tình huống mà việc chấm dứt nối tiếp có thể không thực tế hoặc mong muốn.

Termination with resistive divider: Kết thúc với bộ chia điện trở liên quan đến việc sử dụng kết hợp các điện trở kết thúc nối tiếp và song song để đạt được kết hợp trở kháng. Sơ đồ này thường được sử dụng trong các ứng dụng mà trở kháng đặc trưng của đường truyền không khớp với trở kháng tải. Bằng cách chọn thích hợp các giá trị của điện trở kết thúc nối tiếp và song song, các nhà thiết kế có thể đạt được sự phù hợp trở kháng tối ưu và giảm thiểu phản xạ tín hiệu.

2.2.2 Đặc tính của điều chế kênh tín hiệu theo kiểu NRZ

NRZ (Non-Return-to-Zero) là một phương pháp mã hóa dữ liệu số trong đó các trạng thái nhị phân (0 và 1) được biểu diễn bằng hai mức điện áp không đổi. Trong phương pháp này, không có sự chuyển đổi tín hiệu về mức trung tính giữa các bit liên tiếp, giúp tăng hiệu quả sử dụng băng thông.



Hình 2-5 Điều chế NRZ

2.2.3 Đặc tính của CMOS khi hoạt động

Khi CMOS được phân cực với $V_{DS} \leq V_{GS} - V_{TH}$, CMOS hoạt động như một điện trở được điều khiển bằng điện áp V_{GS}, ta có công thức sau:

$$R_{on} = \frac{1}{\mu_n C_{ox} . \frac{W}{L} (V_{GS} - V_{TH})}$$

Trong đó

$\boldsymbol{\mu}$ là hệ số linh động của

$\boldsymbol{C_{ox}}$ là điện dung cổng trên diện tích

$\frac{\boldsymbol{W}}{\boldsymbol{L}}$ là tỉ lệ width/length

$\boldsymbol{V_{GS} - V_{TH}}$ là điện áp over-drive



Hình 2-6 Điều khiển MOS on/off theo V_{GS}

3. THIẾT KẾ VÀ THỰC HIỆN PHẦN CỨNG



Hình 3-1. Vị trí của khối trong hệ thống SERDES

- **Yêu cầu thiết kế**
  - Supply voltage: 0.9V
  - Impedance control bit: 3 bits
  - Output impedance: 50 Ω
  - PVT: FF, SS, TT
  - PVT for tempearature: -40℃ , 25℃, 125℃
  - Tốc độ hoạt động: 5Gbps
- **Requirement**
  - Mô phỏng với nguồn vpbrs: measure rise/fall time, duty cycle và jitter

Thực hiện mô phỏng mạch driver bộ phát với nguồn cấp là 0.9V, hoạt động ở tốc độ là 5 Gb/s với khả năng thay đổi trở kháng ngõ ra thông qua 3 bit điều khiển để đáp ứng với sự biến thiên của PVT. Cụ thể là TTNN, TTNL, TTNH, SSNN, SSNL, SSNH, FFNN, FFNL, FFNH

3.1 Phân tích thiết kế

Ở phía bên phải của hình 12, ta thấy sơ đồ khái niệm của một **driver** source-series-terminated (SST)**,** còn gọi là voltage-mode driver. Thay vì sử dụng điện trở song song để

match trở kháng đầu ra của driver với trở kháng đặc trưng của kênh truyền, SST driver áp dụng series termination. Về lý thuyết, dữ liệu NRZ được chuyển qua một công tắc lý tưởng nối tiếp với điện trở 50 Ω.



Figure 12. Conceptual diagram of source-series terminated (SST) driver and practical implementation of N-over-N and P-over-N SST configurations.

Hình 3-2 Các cấu trúc SST

Thay vì công tắc lý tưởng, ta tận dụng R_{on} hữu hạn của transistor; nếu R_{on}≈50 Ω thì một transistor vừa đóng vai công tắc, vừa là điện trở. Trở kháng 50 Ω này thường được hiệu chỉnh bằng cách bật/tắt các driver slice và điều chỉnh gate-overdrive. Cấu trúc này được gọi là bộ điều khiển SST

Ưu điểm của SST so với parallel-termination (ví dụ như current-mode logic, CML) là tiêu thụ công suất thấp. Giả sử có termination ở cả hai đầu (double termination), dòng tín hiệu chỉ chạy qua hai điện trở 50 Ω (tổng 100 Ω) nên $I = \frac{V_{swing}}{100}$, trong khi đó đối với parallel – terminator (hai điện trở 25Ω song song nhau), $I = \frac{V_{swing}}{25}$. Điều đó có nghĩa là dòng điện tiêu thụ gấp 4 lần để đạt cùng biên độ ngõ ra.

Nhược điểm của SST là trong IC không có công tắc 0 Ω lý tưởng. Thực tế có hai cách triển khai SST là N-over-N và P-over-N

Hai transistor NMOS MNUP và MNDN nối tiếp giữa rail và node OUT, mỗi con "ON" có $R_{on} \approx 50\Omega$. Dữ liệu NRZ điều khiển hai MOS để chuyển OUT có điện áp $V_{OUT} \approx 0.25V_s$ cho mức logic 0 và $V_{OUT} \approx 0.75V_S$ cho mức logic 1.



Hình 3-3. Cấu trúc N-over-N

Ưu điểm	*Nhược điểm*
- Phù hợp khi swing rất thấp và không yêu cầu single-ended - Đơn giản	- Giới hạn bởi điều kiện tuyến tính của NMOS, không thể mở rộng swing cho các chuẩn high-speed cần biên độ lớn hơn -

Cấu trúc **P-over-N** thực chất là một inverter CMOS. Về bản chất, cả hai đều thay công tắc 0 Ω lý tưởng bằng điện trở đóng mạch của transistor; nếu điện trở đóng mạch của transistor bằng 50 Ω thì một transistor đơn có thể vừa đóng vai công tắc, vừa là điện trở. Trở kháng 50 Ω này thường được hiệu chỉnh bằng cách thay đổi số "driver slice" được kích hoạt và điện áp gate-overdrive.



Hình 3-5. Cấu trúc P-over-N



Hình 3-4. Cấu trúc P-over-N với điện trở mắc nối tiếp

Thách thức lớn ở đây là bản chất phi tuyến của transistor CMOS không cho phép giữ điện trở hằng số suốt toàn biên độ. Ví dụ, khi điện áp đầu ra tăng, giá trị V_{DS} của NMOS kéo xuống (MN1, MN3) cũng tăng lên, đẩy NMOS vào vùng saturation, khiến trở kháng đầu ra tăng rất cao. Lưu ý rằng tính tuyến tính (linearity) phụ thuộc vào V_{SD} và biên độ V_{DS} chính bằng biên độ swing đầu ra. Để giải quyết vấn đề này, ta đặt một điện trở nối tiếp ngay tại ngõ ra của SST driver, như minh họa ở hình 3.3. Điện trở đóng mạch của transistor tại đây (ví dụ 25 Ω) được giảm sao cho tổng với điện trở nối tiếp đạt 50 Ω. Điện trở nối tiếp này "gánh" một phần swing đầu ra, do đó V_{DS} của các transistor giảm xuống.

Tuy nhiên cách làm này làm kích thước transistor phải tăng lên gấp đôi khi dùng điện trở 25 Ω, khiến cả C_{in} (tải đầu vào) và C_{self} (tải tự sinh ra ở đầu ra) đều tăng gấp đôi. Hệ quả là giai đoạn pre-driver phải tải nặng hơn, và băng thông của chính driver cũng bị suy giảm. Lưu ý rằng để đảm bảo độ tuyến tính cao, các transistor phải hoạt động trong vùng tuyến tính (linear region), nơi mật độ dòng thấp hơn nhiều so với vùng bão hòa. Vì vậy, kích thước của transistor thường phải rất lớn. Đồng thời để giảm khả năng bị méo pha, khi thực hiện mạch ở tốc độ cao, ta thường sẽ mắc nhiều tầng Inverter với nhau. Từ đó, ta có được thiết kế được đặt ra



Hình 3-6 Cấu trúc thiết kế

3.2 Thiết kế và tính toán kích thước các transistor

Việc xác định kích thước phù hợp của các MOS, giúp bộ truyền tín hiệu hoạt động chính xác, giảm được hiện tượng nhiễu từ bên ngoài, giữ được tính trọn vẹn của tín hiệu khi truyền trên đường dây truyền sóng. Yêu cầu đặt ra của bài là thực hiện phối hợp trở kháng ngõ là 50Ω với thiết kế là 12 slice được mắc song song nhau thì ta xác định trở kháng của một slide là 600Ω

Ta sẽ lấy trường hợp khi tín hiệu ngõ vào DIN = 1 của mạch có logic là "1" thì bộ lái của bộ truyền tín hiệu sẽ hoạt động như một inverter, cho phép mảng NMOS hoạt động. Từ đây, ta có thể xác định được trở kháng ngõ ra được tính bằng cách là cho các NMOS bật/tắt, khi được bật cùng với nhau thì chúng được xem là mắc song song với nhau. Công thức tính

$$250\ \Omega = \left(\frac{1}{R_1} + \frac{1}{R_2} + \frac{1}{R_3}\right)^{-1}$$

Đặt R_1 là điện trở nhỏ nhất có trọng số là 1, thì $R_2 = 2R_1$, $R_3 = 4R_1$. Khi nhánh chứa mos R_1 được bật thì điện trở sẽ là 250Ω, các MOS không được bật sẽ có giá trị là 0. Ta xác định được các giá trị $R_1 = 250\Omega, R_2 = 500\Omega; R_3 = 1000\Omega$.

Các MOS trimming và CMOS nhận đường truyền dữ liệu được ghép nối tiếp với nhau. Nếu $R_{MOS,data} = R_{MOS,trim}$ thì dòng điện tiêu thụ trên CMOS trimming lớn là sai lệch trở kháng ngõ ra. Trong điều kiện tốt nhất, $R_{data} = 80\% R_{MOS,total}$ và $R_{trim} = 20\% R_{MOS,total}$ để dòng điện rơi trên MOS nhận tín hiệu là cao nhất, đảm bảo tín toàn vẹn của tín hiệu.

Công thức để tính tỷ lệ W/L khi tất cả các transistor nằm trong vùng triode

$$R_{NMOS} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH} - \frac{1}{2} V_{DS})}$$

Ta chỉ cần tính toán giá trị của NMOS/PMOS có giá trị R_{ON} nhỏ nhất để suy ra giá trị $\frac{W}{L}$ tương ứng. Các transistor có trọng số lần lượt là 2x và 4x, ta chỉ cần chọn $\left(\frac{W}{L}\right)_1 = 2\left(\frac{W}{L}\right)_2 = 4\left(\frac{W}{L}\right)_3$.Từ đó ta suy ra được, toàn bộ các tỷ số W/L của toàn bộ mảng NMOS/PMOS khi được sử dụng. Ta lưu ý đến yếu tố rò rỉ dòng điện khi một mảng MOS tắt, vẫn có dòng rò chủ yếu từ cực D chảy qua. Dòng điện này có giá trị vài μA nhưng ảnh hưởng khá lớn đến mạch, dòng rò từ NMOS lớn hơn rất nhiều so với PMOS nên khi chọn size của PMOS ta sẽ chọn $\left(\frac{W}{L}\right)_{PMOS} \approx 3\left(\frac{W}{L}\right)_{PMOS}$. Ta chọn các mos có cùng giá trị $L_{min} = 60nm$ để tối ưu tốc độ của mạch

Tên	**Data_1x_n**	**Data_2x_n**	**Data_4x_n**	**Data_1x_p**	**Data_2x_p**	**Data_4x_p**
W/L	6.5um	3.25um	1.625um	15um	7.5um	3.75um
Tên	**1x_n**	**2x_n**	**4x_n**	**1x_p**	**2x_p**	**4x_p**
W/L	13.09um	6.545um	3.275um	24um	12um	7um

Bảng 1. Giá trị của các MOS

4. THỰC HIỆN PHẦN MỀM

Trước hết để bắt đầu thiết kế, ta cần các thông số công nghệ cần thiết, ta có thể tham khảo và tra cứu được trong PDK 65nm TSMC nhưng ở đây để có một cách chính xác và trực quan thì ta sẽ tiến hành thực hiện đo chúng bằng cách thiết lập một testbench đơn giản để có thể tính được các thông số thông qua mối quan hệ giữa I_{DS}và V_{GS} của CMOS.

THỰC HIỆN ĐO HỆ SỐ $\mu_n C_{ox}$ CỦA CMOS



Hình 4-1 Testbench NMOS



Hình 4-2 DCOP của NMOS

$$\mu_n C_{ox} = \frac{2I_D}{\frac{W}{L}(V_{GS} - V_{TH})^2} = \frac{2.78{,}92.10^{-6}}{\frac{200.10^{-9}}{60.10^{-9}}.(0.9 - 0.3823)^2} = 1.77.10^{-4} A/V^2$$



Hình 4-3 Testbench của PMOS



Hình 4-4 DCOP của PMOS

$$\mu_p C_{ox} = \frac{2I_D}{\frac{W}{L}(V_{SG}-|V_{TH}|)^2.} = \frac{2.40{,}96.10^{-6}}{\frac{200.10^{-9}}{60.10^{-9}}.(0.9-0.4238)^2} = 1{,}08.10^{-4}\ A/V^2$$

5. KẾT QUẢ THỰC HIỆN



Hình 5-1 Sơ đồ hoàn chỉnh một slice cho trở kháng $R_o \approx 600\ \Omega$



Hình 5-2 Testbench đo trở kháng ngõ ra cho 12 slice mắc song song nhau

Ta sẽ thực hiện với trường hợp mảng transistor là NMOS, để xác định được trở kháng ngõ ra, ta tiến hành cho DIN = 0 và đồng thời đặt một nguồn $V_X = \frac{Vdd}{2}$ ở đầu ra để thực hiện đo. Khi này giá trị điện trở R_{UP} được tính theo công thức

$$R_{UP} = \frac{Vdd - V_X}{I_X}$$

TTNN	TTNL	TTNH	SSNN	SSNL	SSNH	FFNN	FFNL	FFNH
40.32	39.29	41.65	43.77	43.79	44.89	38.12	37.1	39.46
42.65	41.46	44.18	47.01	47.03	48.2	39.92	38.73	41.5
46.02	44.63	47.81	51.79	51.82	53	42.48	41.03	44.4
51.68	50.05	53.8	59.89	59.9	60.94	46.77	44.94	49.18
58.75	56.91	61.19	70.12	70.12	70.83	51.97	49.69	54.96
78.28	76.33	81.06	97.84	97.81	97.2	66.53	63.38	70.71
139.5	137	142.6	182.2	182.1	178.3	112.1	106.8	119.3
-57.71M	-645.5M	518.3k	41.92M	37.27M	516.4k	-732.9k	-12.29M	-91.25k

Hình 5-3 Trở kháng R_UP theo các mã code ứng với 9 PVT



Hình 5-4. Đồ thi mô tả sự thay đổi trở kháng R_UP theo mã code ứng với 9 PVT

Ta thực hiện tương tự cho mảng PMOS bằng cách đưa $DIN = 1$ vào, đặt nguồn $V_X = \frac{Vdd}{2}$, thực hiện đo trở kháng R_{DN} của mạch. Công thức xác định trở kháng R_{DN}

$$R_{DN} = \frac{V_X}{I_X}$$

TTNN	TTNL	TTNH	SSNN	SSNL	SSNH	FFNN	FFNL	FFNH
3.422M	140.4M	138.1k	43.89M	39.85M	1.365M	241.6k	4.787M	18.76k
114.6	104.7	126.9	148.4	148.7	160	92.86	83.63	104.4
65.9	60.43	72.15	80.54	80.68	86.67	56.89	52.01	62.56
51.26	47.69	55.55	59.6	59.7	64.25	46.1	43.08	49.79
44.86	42.17	47.9	50.38	50.46	53.81	41.39	39.09	43.98
41.15	39.09	43.56	45.14	45.2	47.95	38.58	36.85	40.61
38.85	37.17	40.81	41.93	41.98	44.24	36.84	35.42	38.48
37.26	35.87	38.92	39.74	39.79	41.73	35.61	34.44	37

Hình 5-5. Trở kháng R_DN theo các mã code ứng với 9 PVT



Hình 5-6. Đồ thị mô tả sự thay đổi trở kháng R_DN theo mã code ứng với 9 PVT

Việc chọn các giá trị W/L sẽ có đôi khi chênh lệch do sự ảnh hưởng của các hiệu ứng không mong muốn như hiệu ứng điều chế chiều dài kênh dẫn, hiệu ứng thân hoặc sự rò rỉ

dòng điện Id từ PMOS sang NMOS hoặc ngược lại. Nhìn chung ở các trường hợp ở mã code 000, 001, 110, 111 thì trở kháng ngõ ra không được matching với nhau, do khi tín hiệu data 0 hoặc 1 đi vào ngõ vào ở các code 000 và 111, mạch coi như bị hở nên trở kháng sẽ tiến ra vô cùng (theo lý thuyết) nhưng do có thêm các hiệu ứng thứ cấp nên trở kháng ngõ ra sẽ là một giá trị xác định ($R_{OUT} \gg 50$) Việc điều chỉnh trở kháng chủ yếu tập trung quanh mã code 011, 100,101. Chọn mã code ổn định nhất trong các PVT là **011**

Các PVT		**Điện trở pull-down (Ω)**	**Sai lệch so với 50 Ω (%)**	**Điện trở pull-up (Ω)**	**Sai lệch so với 50 Ω (%)**
Cùng TT, VDD	TTNN	51.26	+ 2.52	51.68	+ 3.26
	TTNL	47.69	- 4.62	50.05	+ 0.1
	TTNH	55.55	+ 11.1	53.8	+ 7.6
Cùng SS, VDD	SSNN	59.6	+ 19.2	59.89	+ 19.78
	SSNL	59.7	+ 19.4	59.9	+ 19.8
	SSNH	64.25	+ 28.5	60.94	+ 21.88
Cùng FF, VDD	FFNN	46.1	- 7.8	46.77	- 6.46
	FFNL	43.08	- 13.84	44.94	- 10.12
	FFNH	49.79	- 0.42	49.18	- 1.64

Nhận xét:

$$R_{DS(on)} \propto \frac{L}{\mu C_{ox} W (V_{GS} - V_{TH})}$$

Hình 5-7 Ảnh hưởng của độ linh độ đến R_{on}

Điện trở R_{ON} tỷ lệ với sự thay đổi của các đại lượng ứng với công thúc trên. Tại các trường hợp SS, độ linh động của transistor giảm, V_{TH} tăng, làm cho V_{DS} của MOS không được giữ trong vùng triode, khiến MOS rơi vào vùng cut-off. Độ sai lệch lên đến $\pm 20\%$ (**SSNH, SSNL, SSNN**) cho tất cả các điều kiện về nhiệt độ. Ở trường hợp FF, độ linh động của transistor tăng, V_{TH} giảm, V_{DS} tăng làm cho MOS rơi vào vùng bão hoà. Điều này làm

giảm trở kháng ngõ ra giảm. Khi thay đổi nhiệt độ trong cùng một process thì độ biến thiên ở trường hợp nhiệt độ thấp là lớn nhất. Nguyên nhân chủ yếu là do sự ảnh hưởng của điện trở mắc thêm ngoài tác động mạnh đến quá trình điều khiển trở kháng ngõ ra

Khảo sát đáp ứng transient của mạch với nguồn Vprbs



Hình 5-10 Cấu hình vprbs



Hình 5-9 Cấu hình đường dây truyền sóng



Hình 5-8 Thiết lập mô hình đường dây mô phỏng[1]



Hình 5-11 Schematic đo transient

Tx_driver:tx_new_total_tran:1	VOUT	signal	/OUT	point	✓	
Tx_driver:tx_new_total_tran:1		signal	/DIN	point	✓	
Tx_driver:tx_new_total_tran:1	Eye_load	expr	eyeDiagram(VT("/OUT") 1e-07 5...	point	✓	
Tx_driver:tx_new_total_tran:1	DT_H	expr	delay(?wf1 VT("/OUT") ?value 1 (...	point	✓	
Tx_driver:tx_new_total_tran:1	DT_L	expr	delay(?wf1 VT("/OUT") ?value 1 (...	point	✓	

Hình 5-12 Các hàm dùng đo trong ADE- XL



Hình 5-13 Dạng sóng ngõ

Tín hiệu ngõ ra có biên độ dao động khoảng từ $(0; \frac{Vdd}{2})$. Điều này chính xác do khi tín hiệu qua mạch driver thì $V_{OUT} \approx VDD$, nhưng ở cuối đường đây có mắc thêm trở kháng

$R_{termination} \approx 50\Omega$ thì khi này mạch hoạt động hoạt như một bộ chia áp có giá trị $\frac{V_{dd}}{2}$. Trên tín hiệu có nhiều đoạn bị overshoot, nguyên nhân có thể là sự phản xạ trên đường dây truyền sóng (hệ số phản xạ) tăng hoặc do tăng giá trị C_{out} khi ta mắc thêm điện trở ngoài. Tuy nhiên , điều đó chưa làm biến dạng hoàn toàn tín hiệu ngõ ra nên ta có thể chấp nhận được

$$\Gamma = \frac{Z_{next} - Z_{pre}}{Z_{next} + Z_{pre}}$$



Hình 5-14. Eye diagram của SSNN

Tại các case chưa có phối hợp trở kháng tốt, hiện tượng phản xạ tín hiệu xảy ra làm cho tín hiệu bị biến dạng ngõ , nguyên nhân này gọi là ISI. Tín hiệu logic “0” bị giảm biên độ, từ đó là tăng việc mạch đọc nhằm tín hiệu, mất đi sự trọn vẹn của tín hiệu.

Khái niệm Duty-Cycle Distortion (DCD) hay gọi là sự sai lệch giữa mức cao và thấp. Chỉ số DCD càng lớn thì eye width/height càng giảm và tăng BER

$$DCD = T_{high} - T_{low}$$



Hình 5-15 Eye diagram của 9 PVT



Hình 5-16 Trise & Tfall

$$\mathrm{DT_H} = t_{\mathrm{fall}\ @\ V_{\mathrm{th}}^{(H)}} - t_{\mathrm{rise}\ @\ V_{\mathrm{th}}^{(H)}}, \quad \mathrm{DT_L} = t_{\mathrm{fall}\ @\ V_{\mathrm{th}}^{(L)}} - t_{\mathrm{rise}\ @\ V_{\mathrm{th}}^{(L)}}.$$

Hình 5-17. Xác định DT_L và DT_H

Kết quả đo được ghi vào bảng dưới đây

	TTNN	TTNL	TTNH	SSNN	SSNL	SSNH	FFNN	FFNL	FFNH
Trise	15.38p	15.3p	15.59p	14.99p	14.98p	15.31p	15.84p	15.7p	16.02p
Tfall	16.5p	16.52p	16.63p	16.67p	16.66p	16.92p	16.41p	16.29p	16.53p
DT_H	184p	183p	186.1p	181.2p	181.3p	183.7p	186.2p	185.3p	187.5p
DT_L	216p	217.1p	213.9p	218.8p	218.7p	216.3p	213.8p	214.8p	212.5p

Bảng 1. Kết quả đo được

Trise và Tfall trung bình các cạnh lần lượt là 15.46 ps và 16.57 ps, thoả điều kiện tốc độ hoạt động của mạch @ 5Gb/s (<20ps). Về phần DT_H và DT_L trung bình là 184.2 ps và 215.77 ps, thời gian mạch ở mức “0” lớn hơn thời gian ở mức “1”.

6. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

6.1 Kết luận

Đề tài thực hiện đã mô phỏng được thành công khối driver transmitter, xác định được các giá trị W/L của các MOS để mạch phối hợp trở kháng 50 Ω. Mạch có thể thay đổi được các giá trị trở kháng ngõ ra tuỳ vào sự thay đổi của các PVT, cụ thể là sự thay đổi của nhiệt độ và quá trình chế tạo. Với kết quả đạt được, mạch đã thành công hoạt động ở tốc độ 5Gb/s được dùng cho ứng dụng về truyền dẫn tốc độ cao. Tuy nhiên, em vẫn chưa thực hiện thành công việc đo được độ jitter của tín hiệu và sử dụng phần mềm chưa được thành thạo, còn nhiều thiếu sót. Ngoài ra, còn nhiều chỗ thực hiện chưa được rõ ràng và cụ thể, em cần cải thiện nhiều hơn trong tương lai.

			THỰC HIỆN	ĐÁNH GIÁ
YÊU CẦU THIẾT KẾ	Tốc độ hoạt động	5 Gb/s	5 Gb/s	Đạt
	Khả năng điều chỉnh trở kháng ngõ ra phù hợp 50 ohm	**VDD**: 0.9V **Temperature** $-40°C, 25°C, 125°C$ **Process**: TT, SS, FF	Thực hiện chọn được mã code 011	Đạt
	Trise	< 20 ps	15.46 ps	Đạt
	Tfall	< 20 ps	16.57 ps	Đạt
	Duty cycle LOW	$\approx 100\ ps$	215.77 ps	Chưa đạt
	Duty cycle High	$\approx 100\ ps$	184.2 ps	Chưa dạt
	jitter	N/A	N/A	Chưa đo được

6.2 Hướng phát triển

Mạch thiết kế còn tồn động nhiều vấn đề cần khắc và cải tiến

- Những cải tiến về mạch Transmitter Driver có thể có như:
  - Ta có thể sử dụng thêm một bộ Voltage Regulator giúp kéo điện áp V_{DS} xuống mức thấp, nâng cao output swing của mạch
  - Ta có thể triển khai thêm hệ thống calibration feedback loop để mạch tự động ổn định trở kháng theo PVT mà không cần ta tác động từ bên ngoài. Ổn định trở kháng đầu ra trên PVT.
    - Tự động điều chỉnh PU/PD bias hoặc bật/tắt các cell FET để giữ $Z_{out} \approx Z_o$ của channel, bất kể quá trình, điện áp hay nhiệt độ thay đổi ±30 %.
    - Loại bỏ hoặc giảm tối đa sai số do mismatch transistor hoặc resistor replica, giúp giảm jitter phát sinh từ reflections.

- Sử dụng kĩ thuật Pre-emphasis và De-emphasis để bù bớt ISI (Inter-Symbol Interference) do mất mát tần số cao trên đường truyền, giúp "mở" mắt tín hiệu và kéo dài khoảng cách truyền

7. TÀI LIỆU THAM KHẢO

[1] Woorham Bae and Deog-Kyoon Jeong, "**A power-efficient 600-mVpp voltage-mode driver with independently matched pull-up and pull-down impedances**", 2014.

[2] Sam Palermo, "ECEN720: High-Speed Links Circuits and Systems Spring 2025"

[3] Li Ding, Jing Jin, Jianjun Zhou," **A 16/32 Gbps Dual-Mode SerDes Transmitter with Linearity Enhanced SST Driver**, "IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

[4] Li DING, Student Member, Jing JIN, and Jianjun ZHOU, "**A 16/32Gbps Dual-Mode SerDes Transmitter with Linearity Enhanced SST Driver**", 2022

[5] Miao Bai, Xiaofei Wang, Jing Jin, Tingting Mo, "**An Impedance Calibration Method Based on Temperature and Process Monitor for LPDDR5 Interface**", 2021

[6] Marcel Kossel, ChristianMenolf, …"**A 28-Gb/s 4-Tap FFE/15-Tap DFE Serial Link Transceiver in 32-nm SOI CMOS Technology**", 2012

8. PHỤ LỤC